Bus
Ada beberapa kemungkinan interkoneksi sistem
Yang biasa dipakai: Single Bus dan multiple BUS
PC: Control/Address/Data bus
DEC-PDP: Unibus
Pengertian Bus
Jalur komunikasi yang menghubungkan beberapa device
Biasanya menggunakan cara broadcast
Seringkali dikelompokkan
Satu bus berisi sejumlah kanal (jalur)
Contoh bus data 32-bit berisi 32 jalur
Jalur sumber tegangan biasanya tidak diperlihatkan
Data Bus
Membawa data
Tidak dibedakan antara “data” dan “instruksi”
Lebar jalur menentukan performance
8, 16, 32, 64 bit
Bentuk Fisik
Bagaimana bentuk fisik bus?
Jalur-jalur parallel PCB
Ribbon cables
Strip connectors pada mother boards
contoh PCI
Kumpulan kabel
Problem pada Single Bus
Banyak devices pada bus tunggal menyebabkan:
Propagation delays
Jalur data yg panjang berarti memerlukan koordinasi pemkaian shg berpengaruh pada Performance
If aggregate data transfer approaches bus capacity
Kebanyakan sistem menggunakan multiple bus
Jenis Bus
Dedicated
Jalur data & address terpisah
Multiplexed
Jalur bersama
Address dan data pada saat yg beda
Keuntungan – jalur sedikit
Kerugian
Kendali lebih komplek
Mempengaruhi performance
Arbitrasi Bus
Beberapa modul mengendalikan bus
contoh CPU dan DMA controller
Setiap saat hanya satu modul yg mengendalikan
Arbitrasi bisa secara centralised atau distributed
Arbitrasi Centralised
Ada satu hardware device yg mengendalikan akses bus
Bus Controller
Arbitrer
Bisa berupa bagian dari CPU atau terpisah
Arbitrasi Distributed
Setiap module dapat meng-klaim bus
Setiap modules memiliki Control logic
Timing
Koordinasi event pada bus
Synchronous
Event ditentukan oleh sinyal clock
Control Bus termasuk jalur clock
Siklus bus ( bus cycle) transmisi 1 ke 0
Semua devices dpt membaca jakur clock
Biasanya sinkronisasi terjadi pada tepi naik (leading edge)
Suatu event biasanya dimualai pada awal siklus
Bus PCI
Peripheral Component Interconnection
Dikeluarkan oleh Intel sebagai public domain
32 atau 64 bit
50 Jalur
Jalur pada Bus PCI (yg harus)
Jalur System
clock and reset
Address & Data
32 jalur multiplex address/data
Jalur validasi
Interface Control
Arbitrasi
Not shared
Direct connection to PCI bus arbiter
Error lines
Jalur Bus PCI (Optional)
Interrupt lines
Not shared
Cache support
64-bit Bus Extension
Additional 32 lines
Time multiplexed
2 lines to enable devices to agree to use 64-bit transfer
JTAG/Boundary Scan
For testing procedures
Command pada PCI
Transaksi antara initiator (master) dg target
Master pegang kendali bus
Master menentukan jenis transaksi
Misal I/O read/write
Fase Address
Fase Data
Tidak ada komentar:
Posting Komentar